دوره 26، شماره 2 - ( 10-1386 )                   جلد 26 شماره 2 صفحات 1-14 | برگشت به فهرست نسخه ها


XML English Abstract Print


Download citation:
BibTeX | RIS | EndNote | Medlars | ProCite | Reference Manager | RefWorks
Send citation to:

F. Yazdanpanah and A. Vafaei. Design and Implementation of a High Speed Systolic Serial Multiplier and Squarer for Long Unsigned Integer Using VHDL. JCME. 2008; 26 (2) :1-14
URL: http://jcme.iut.ac.ir/article-1-431-fa.html
فهیمه یزدان‌پناه و عباس وفایی . طراحی و شبیه‌ سازی ضرب‌کننده سریال تپشی برای اعداد طولانی با VHDL. روش‌هاي عددي در مهندسي. 1386; 26 (2) :1-14

URL: http://jcme.iut.ac.ir/article-1-431-fa.html


چکیده:   (989 مشاهده)
در این کار روند طراحی و مدلسازی یک ضرب کننده سریال تپشی برای اعداد بدون علامت با کمک زبان توصیف سخت افزار VHDL بر روی FPGA بررسی می شود. در این روش حاصل ضرب به صورت کامل بدون وارد کردن کلمه صفر بین دو داده متوالی، روی خطوط خروجی ظاهر می شود. ضرب کننده پیشنهادی بر اساس یک ضرب کننده سری/موازی که با بهره وری 100% کار می کند، پایه گذاری شده است، که محاسبات قسمت کم ارزش و قسمت پرارزش حاصل در دو مرحله که همپوشانی دارند، انجام می شود. با حذف تعدادی از عناصر تاخیر و نیز ادغام هر دو سلول مجاور در مدار مورد نظر، مدار به صورت تپشی کار خواهد کرد. ضمن اینکه با اعمال تغییراتی در ورودی موازی، هر دو ورودی مدار می توانند به صورت سری اعمال شوند. از جنبه های مهم این طرح این است که حاصلضرب به صورت کامل، سریع و بدون تاخیر به دست می آید. در نتیجه برای ضرب اعداد طولانی به صورت پیوسته مناسب است. مدار پیشنهاد شده ضمن داشتن مزایای ذکر شده از لحاظ حجم سخت افزار مورد نیاز تفاوت چندانی با مدارهای مشابه قبلی ندارد.
متن کامل [PDF 1410 kb]   (252 دریافت)    
نوع مطالعه: پژوهشي | موضوع مقاله: عمومى
دریافت: ۱۳۹۳/۸/۳

ارسال نظر درباره این مقاله : نام کاربری یا پست الکترونیک شما:
کد امنیتی را در کادر بنویسید

کلیه حقوق این وب سایت متعلق به روشهای عددی در مهندسی می باشد.

طراحی و برنامه نویسی : یکتاوب افزار شرق

© 2015 All Rights Reserved | Computational Methods in Engineering

Designed & Developed by : Yektaweb

تحت نظارت وف ایرانی آسپا-وف