

تولید سلول استاندارد بهینه در تکنولوژی CMOS استاتیک

شادرخ سماوی^{*}، افسانه ترکیان^{**} و پژمان خدیبی^{***}
دانشکده برق و کامپیوتر، دانشگاه صنعتی اصفهان

(دریافت مقاله: ۷۹/۱۱/۱۱ - دریافت نسخه نهایی: ۸۱/۷/۳)

چکیده: ساخت یک مدار مجتمع با سطح کمتر، علاوه بر کاهش هزینه ساخت لازم، اغلب منجر به اثرات مثبتی در کاهش توان معرفی و افزایش قدرت پردازش می‌شود. برای ساخت یک مدار مجتمع که قابلیت انجام یکتابع منطقی را داشته باشد و در عین حالت مساحت کمتری اشغال کند، باید بتوان آن تابع منطقی را در تکنولوژی CMOS با نفوذ پیوسته ساخت. برای این کار باید مسیر اویلر پیوسته‌ای برای آن تابع منطقی به دست آورد. هر انفال در ناحیه نفوذ باعث افزایش مساحت و کاهش کارایی می‌شود. برای طراحی یک تابع منطقی در تکنولوژی CMOS ایست، روش‌های مختلفی ارائه شده که اکثر آنها برای روش اهارا است. در این مقاله الگوریتمی ارائه شده که برای یک تابع منطقی می‌تواند مسیر اویلر را پیدا کند و ساخت مدار مجتمع را با نفوذ پیوسته و حداقل سطح، امکان‌پذیر می‌سازد. چنانچه تابع مورد نظر به همیغ عنوان مسیر اویلر پیوسته‌ای نداشته باشد می‌توان، زیرمسیرهای اویلر غیرپیوسته‌ای به دست آورد. علاوه بر آن، الگوریتم پیشنهادی، اطلاعات کاملی از مسیر اویلر پیدا شده ارائه می‌دهد که به انجام جانمایی و ساخت مدار مجتمع آن تابع منطقی، کمک می‌کند.

وازگان کلیدی: طراحی VLSI، روش اهارا، CMOS، نفوذ پیوسته، سلول استاندارد.

Optimized Standard Cell Generation for Static CMOS Technology

S. Samavi, A. Torkian, and P. Khadivi
Department of Electrical and Computer Engineering, Isfahan University of Technology

Abstract: Fabrication of an integrated circuit with smaller area, besides reducing the cost of manufacturing, usually causes a reduction in the power dissipation and propagation delay. Using the static CMOS technology to fabricate a circuit that realizes a specific logic function and occupies a minimum space, it must be implemented with continuous diffusion runs. Therefore, at the design stage, an Eulerian path should be found for the logic function. Every discontinuity causes an increase in the area as well as a reduction in the clock rate and performance.

The realization of a logic function using the static CMOS technology is done through different methods, most of which are based on the Uehara's method. In this paper, an algorithm is suggested that finds the Eulerian path and allows the implementation of the circuit with continuity in the diffusion region that results in minimum area. In a case where there is no Eulerian path, the possible sub-paths are found. In addition, the algorithm gives information that helps the layout generation.

Keywords: VLSI, Uehara's method, Static CMOS, Continuous diffusion, Standard cell.

*-دانشیار **-کارشناسی ارشد ***-دانشجوی دکترا

۱- مقدمه

انطباق داشته باشد [۲]. علاوه بر یکسانی ارتفاع سلولها در روش سلول استاندارد برای سلولهای کتابخانه عوامل دیگری نظیر اتلاف توان، تأخیر انتشار و مصونیت در مقابل نویز^۱ نیز مهم‌اند.

عرض سلول، تابعی از توان ترانزیستورهای سلول و همچنین تعداد ورودیها و انفصلات است. تعداد ورودیها به تابع منطقی وابسته است. بنابراین تنها با کاهش انفصلات می‌توان به حداقل سطح رسید و بهترین حالت، عدم انفصلات یا همان نفوذ پیوسته است. تاکنون کارهای زیادی بر روی نحوه جانمایی و جایگذاری ترانزیستورها صورت گرفته که اکثراً بر پایه کاهش انفصلات برای کاهش مساحت بوده است [۳] و [۴] و [۸]. هوانگ [۸] توسط نرم‌افزاری به نام THEDA.P می‌دهند بر الگوریتم آهارا مبتنی است [۳].

هدف از روش آهارا و روش‌های مبتنی بر آن افزایش اتصالات سورس و دریسن بین ترانزیستورهای هم‌جوار است. این کار با تبدیل توصیف مدار به یک زوج گراف دو بعدی و یافتن مسیر اویلر^۲ مشابه برای هر دو گراف صورت می‌گیرد. مسیر اویلر به طریقی است که تمام اضلاع گراف را به صورت پیوسته طی می‌کند و از هیچ خلعی دوبار عبور نمی‌کند. به این ترتیب نیازی به اتصال فلزی بین دو ترانزیستور نخواهد بود و می‌توان با امتداد ناحیه نفوذ، مانند آنچه در شکل (۱) دیده می‌شود، دو ترانزیستور را به هم وصل کرد.

در شکل (۱) دیده می‌شود که برای جانمایی یک تابع منطقی، می‌توان همبندیهای متفاوتی داشت. همبندی‌ای که ایجاد انفصلات در ناحیه نفوذ می‌کند (شکل (۱-الف)) پنهانی سلول بیشتری خواهد داشت. البته در نمودارهای شکل (۱) قوانین طراحی مانند آنچه در ماسکهای باید باشد، رعایت نشده و صرفاً همبندی جانمایی مدنظر بوده است.

تولید جانمایی^۱ به معنی تبدیل توصیف منطقی یک سیستم به ماسکهای فیزیکی به منظور ساخت مدار است. پیچیدگی این فرایند به قدری است که روش سلول استاندارد^۲ در بین طراحان رواج بسیار پیدا کرده است. در این روش طرح را به قطعات کوچکتر تقسیم می‌کنند تا پیچیدگی کاهش یابد. تولید جانمایی به زیر فرایندهای دیگری تقسیم می‌شود که عبارت‌اند از: تحلیل منطقی^۳ و نگاشت تکنولوژی^۴، تولید سلول، جایگذاری، مسیریابی کلی و جزئی^۵ و فشرده‌سازی^۶. تمام زیر فرایندهای بالا بر مبنای سلولهای استاندار قرار دارند. فرضی در فرایند نگاشت تکنولوژی، سلولها از یک کتابخانه استاندار انتخاب و در محل مورد نظر قرار می‌گیرند. به این ترتیب برای کمینه کردن سطح کل ساختار کمینه باشد. از طرف دیگر طرح VLSI یک تابع منطقی خود می‌تواند به عنوان یک سلول جدید به کتابخانه روش سلول استاندارد، اضافه شود. مساحت هر سلول برای ساخت به صورت زیر محاسبه می‌شود:



$$\text{عرض سلول} \times \text{ارتفاع سلول} = \text{مساحت لازم}$$

$$= \text{عرض سلول}$$

$$(1 + \text{تعداد انفصلات} + \text{تعداد ورودیها}) \times \text{بزرگی واحد پایه}^7$$

ارتفاع سلول، خود تابع پنهانی ترانزیستور و فشرده‌گی سیم‌بندی است. افزایش فشرده‌گی سیم‌بندی باعث کاهش ارتفاع و کاهش مساحت می‌شود که این عامل و بزرگی واحد پایه نیز به تکنولوژی ساخت بستگی دارند. همان‌گونه که ارتفاع سلول در تکنولوژی ساخت با دو لایه فلز نسبت به تکنولوژی ساخت یک لایه فلز کمتر است [۱].

طراحی با روش بالا، نیاز به سلولهای منظم دارد. بنابراین سلولها باید هم ارتفاع باشند، تا در موقع قرار دادن در نقشه ماسکهای خطوط V_{DD} (تغذیه) و V_{SS} (زمین) سلولها با یکدیگر



شکل ۱ - مقایسه دو روش ساخت برای تابع منطقی
 $F = \overline{(A+B)}\overline{C} + D$
 الف- ناپیوستگی در ناحیه نفوذ ب- پیوستگی در ناحیه نفوذ

اگر تعداد ورودیهای همه گیت‌های OR وتابع AND منطقی، فرد باشد آن تابع منطقی حتما مسیر اویلر پیوسته‌ای خواهد داشت [۲]. بر همین اساس، اهارا در الگوریتم خود ابتدا تعداد ورودیهای کلیه گیت‌ها با تعداد زوجی ورودی را با اضافه کردن ورودی کاذب^{۱۲}، فرد می‌کند. سپس با این ورودیهای کاذب همانند ورودی‌های اصلی رفتار می‌شود و مسیر اویلر به دست می‌آید. مسلماً هر ورودی کاذب در مسیر، معادل یک انفصال در ناحیه نفوذ خواهد بود. سپس اهارا الگوریتم دیگری به نام الگوریتم حداقل تداخل^{۱۳} برای به دست آوردن گرافی که بتواند حداقل انفصال را بددهد، ارائه کرده است. روش بالا الزاماً بهترین جواب را نمی‌دهد [۱] و [۳]. بدیهی است که اضافه شدن هر ورودی کاذب بسر تعداد همبندیهای گراف و نیز مسیرها می‌افزاید و پیدا کردن مسیر اویلر را مشکلتر می‌کند. در ضمن این برخی توابع که به راحتی می‌توان مسیر اویلر پیوسته‌ای را بدون نیاز به اضافه کردن ورودی کاذب پیدا کرد، مسیر اویلر غیرپیوسته تولید می‌کند.

با استفاده از روش اهارا در شکل (۲) مسیر اویلر برای تابع $F = A(B+C)(D+E)$ به دست می‌آید. مسیر مذکور به صورت BCDAE می‌باشد. این مسیر را روی گرافهای p^d ^{۱۴} و p^u ^{۱۵} می‌توان دنبال کرد. الگوریتم اهارا در یافتن مسیر اویلر در شکل (۲) موفق بوده است. در شکل (۳) دیده می‌شود که اگر چه مسیر اویلر پیوسته‌ای به صورت CDGHEFAB وجود دارد ولی روش اهارا با اضافه کردن ورودیهای کاذب نمی‌تواند مسیر مذکور را پیدا کند. به این ترتیب ابتدا مسیر اویلر به صورت $P_5GHP_1BAP_3EFP_2CDP_4$ است و بعد از حذف ورودیهای کاذب به مسیر غیرپیوسته GHBA-EFDC تبدیل می‌شود. واضح است که علی‌رغم وجود یک مسیر پیوسته روش اهارا قادر به یافتن مسیر صحیح نیست. در آدامه الگوریتم جدیدی را بر مبنای روش اهارا ارائه می‌دهیم که کاستیهای روش مذکور را مرتفع می‌کند.


شیباتانی [۹] اگر چه روش اهارا را برای سلولهای ASIC معمولی مناسب می‌داند ولی برای حافظه‌های خاص DRAM مانند EDO-DRAM و SDRAM روشنی دو بعدی را پیشنهاد می‌کند. کارلسون [۱۰] روشی برای بهینه‌سازی سلولها مبنی بر مسیر اویلر ارائه داده است که به آن عدم واپستگی دوگانه^{۱۶} می‌گوید. در این روش بهینه‌سازی را برای ناحیه ترانزیستورهای D جدا از آن چه برای ناحیه انجام می‌گیرد، صورت می‌دهد. در واقع روش اوهارا را به طور جداگانه دوبار استفاده می‌کند. به این ترتیب درجه آزادی در طراحی افزایش می‌یابد ولی انفصالاتی در خطوط پلیسیلیکان ایجاد خواهد شد.

کانیکو [۱۱] با استفاده از شبکه‌ای از سوئیچ‌ها به طراحی سلول و تبدیل رابطه منطقی به مدار ترانزیستوری پرداخته است. در این راه از ترانزیستورهای اضافی برای به دست آوردن سلولی با نفوذ پیوسته استفاده کرده است که به نظر می‌رسد این کار با هدف حداقل کردن مساحت سلول متناقض است.


در مرجع [۱۲] سعی شده است با استفاده از شبکه عصبی هاپلید^{۱۷} مسیر اویلر برای یک تابع منطقی به دست آید، ولی موقعی وجود دارد که این روش قادر نیست مسیر اویلر را پیدا کند. در اینجا الگوریتمی را پیشنهاد می‌کنیم که مسیر اویلر پیوسته را برای یک تابع منطقی پیدا می‌کند. چنانچه مسیر مذکور وجود نداشته باشد مسیرهایی ارائه خواهد شد که حداقل ناپیوستگی را در ناحیه نفوذ ایجاد می‌کنند.

۲- الگوریتم اهارا


در طراحی جانمایی یک تابع منطقی با تکنولوژی CMOS، خطوط پلیسیلیکان به طور ممتد از هر دو ناحیه نفوذ p و n عبور کرده و دو نوع ترانزیستور را به وجود می‌آورند. بنابراین برای نفوذ پیوسته، جانمایی ترانزیستوری هر دو ناحیه p و n باید یکسان باشد و این بدین معناست که باید هر دو ناحیه مسیر اویلر یکسانی داشته باشند.




$$X = \overline{(A+B)(CD+EF)(G+H)}$$




شکل ۲ - آلف - پیاده سازی تابع $F = \overline{A(B+C)(D+E)}$ با درودهای اصلی و کاذب.




شکل ۲ - ب - معادل منطقی تابع بعد از اجرای الگوریتم حداقل تداخل
حداقل تداخل



شکل ۲ - ب - معادل منطقی تابع بعد از اجرای الگوریتم حداقل تداخل.
حداقل تداخل.



شکل ۳-ج - گراف بخش‌های PU و PD



شکل ۲-ج - گراف بخش‌های PU و PD

آن تابع تحت هیچ شرایطی مسیر اویلر پیوسته نخواهد داشت.

- در صورتی که تعداد ورودیهای یک گیت OR، فرد (زوج) بوده و همگی آنها ورودیهای اصلی سلول باشند، به مجموعه اضلاعی که این گیت در گراف تولید می‌کند، یک گروه فرد (زوج) خالص می‌گوییم. در صورتی که تعداد گره‌های زوج خالص سری با هم بیش از دو باشد، آن تابع تحت هیچ شرایطی مسیر اویلر پیوسته نخواهد داشت.
- در صورتی که تعداد گره‌های فرد، دو باشد، باید یکی از این دو گره، نقطه شروع مسیر و دیگری نقطه پایان مسیر باشد.

با استفاده از تعاریف بالا در شروع اجرای الگوریتم، می‌توان توابعی را که دارای مسیر اویلر پیوسته نیستند تشخیص داد و به این ترتیب سرعت کار الگوریتم را افزایش دهیم.

در شکل (۴) شبه کد الگوریتم پیشنهادی ارائه می‌شود. جزئیات تابع (t) Find-Eulerian-Path را که برای به دست آوردن مسیر اویلر طراحی شده است، به علت پیچیدگی و اهمیت خاص، در شکل (۵) نشان می‌دهیم.
در تابع بالا از آرایه‌ای به نام path-list(i) استفاده شده است که عناصر آن دارای دو بخش link و node هستند که به ترتیب ضلع و گره بعدی که باید پیموده شود را در خود ذخیره می‌کند. همچنین s گره شروع و current گره جاری و گره next بعدی است.

اگر چه یافتن یک مسیر اویلر برای یک تابع منطقی کافی است، اما تمام مسیرهای اویلر ممکن در اینجا پیدا می‌شوند. با این کار می‌توان مسیری را انتخاب کرد که کمترین تعداد اتصالات^{۱۰} به خروجی‌ها را دارد. شکل (۶) سه مثال از اجرای گام به گام الگوریتم را نشان می‌دهد.

۳- الگوریتم پیشنهادی برای پیدا کردن مسیر اویلر توابع منطقی را از نظر داشتن مسیر اویلر به گروههای زیر تقسیم می‌کنیم:

- ۱- توابعی که تحت هیچ شرایطی مسیر اویلر پیوسته ندارند.
- ۲- توابعی که فقط یک مسیر اویلر پیوسته دارند.
- ۳- توابعی که چندین مسیر اویلر پیوسته دارند.

با توجه به اینکه هر گیت OR (AND) تبدیل به اتصالات موازی (سری) و هر ورودی اصلی نیز معادل یک ترانزیستور به همان نام است، ابتدا نمایش مداری تابع منطقی را به دست می‌آوریم. سپس از روی این نمایش مداری، گراف مربوطه با توجه به تعاریف زیر حاصل می‌شود:

- (الف) هر ضلع گراف معادل کanal یک ترانزیستور است.
- (ب) نام هر ضلع گراف نام سیگنال ورودی متصل به گیت ترانزیستور است.

(ج) اتصالات سری (موازی) ترانزیستورها در نمایش مداری نیز عیناً به اتصالات سری (موازی) اضلاع گراف تبدیل می‌شود.
(د) نقاط تغذیه (V_{DD}) و زمین (V_{SS}) و خروجی (out) در نمایش مداری و گراف یکسان هستند.

چنانچه مشخص است المانهای سری می‌توانند با یکدیگر جا به جا شوند. بنابراین برای یک تابع منطقی می‌توان نمایش‌های مداری و گراف مختلفی داشت. به این ترتیب یک تابع منطقی الزاماً یک نمایش مداری و گرافی منحصر به فرد ندارد. از همین خاصیت برای به دست آوردن مسیر اویلر یک تابع منطقی استفاده می‌کنیم.

براساس آنچه بیان شد در طراحی CMOS ساختار ترانزیستوری و گرافهای دو ناحیه نفوذ p و n دو گان یکدیگرند. هر گاه گراف n (یا p) در دسترس باشد گراف دو گان به راحتی قابل حصول است. حال به چند تعریف می‌پردازیم:

- برخی از توابع منطقی در کلیه گراف‌هایشان گرهی دارند که همیشه تعداد انشعباتش فرد است. ما این نوع گره را فرد دائمی می‌گوییم. اگر تعداد این گره‌ها بیش از دو باشد

Standard Cell Generation Algorithm:

```

Begin
    read boolean_equation();
    n:= count_permanent_odd_nodes;
    m:=count_pure_even_nodes;
    if (m<= 2 and n<= 2) then
        begin
            while (there exists new topology) do
                begin
                    t:=find-topology ();
                    insert_in_queue(t);
                end;
                while (queue_not_empty) do
                    begin
                        t:=take_from_queue();
                        repeat
                            x = Find-Eulerian-Path (t);
                        until (x is also true for dual graph);
                        print path(x);
                    end;
                end;
            end;
        end;
    end;

```

شکل ۴- شبیه کد الگوریتم پیشنهادی

جانمایی شکل (۷) ساخته شده است. همان گونه که مشهود است نواحی نفوذ دارای پیوستگی هستند.

سطر اول جدول (۱) نام و رودهای سلول را نشان می‌دهد که ترتیب آنها همان مسیر اویلر است. در این مثال چهار مسیر اویلر به دست می‌آید. اولین مسیر، GHFEIJADCB است که در جدول ذکر شده است. جداول (۲) تا (۴) به ترتیب مسیرهای GHFEIUBCDA، ABCDGHFEIJ و DCBAGHFEIJ را بیان می‌کنند. حال منحصررا نحوه تعبیر جدول (۱) را برای طراحی جانمایی توضیح می‌دهیم.

ستون یازدهم این جدول که در این مثال ۱۱ در بالای آن دیده می‌شود بیانگر این است که دو ردیف اول جدول، گرههای pui جانمایی هستند و دو ردیف بعد، گرههای جانمایی pd است. چنانچه در بالای این ستون حرف d آمده بود دو ردیف اول

۴ - نتایج شبیه‌سازی

برای اطمینان از درستی الگوریتم، نرم‌افزاری به زبان C++ نوشته و مثالهای متعددی توسط این نرم‌افزار اجرا شد. شکل (۷) یک نمونه از نتایج به دست آمده را نشان می‌دهد.

چنانچه تابع بولی X به صورت $\bar{X} = A(B + C + D)(E + F) + GH + IJ$ تعریف شده باشد می‌توان آن را توسط سلولی که دارای ۱۰ رودهی A تا J است طراحی کرد. واضح است که ترتیب قرار گرفتن روده‌ها نوع همبندی را مشخص می‌کند. با وارد کردن رابطه بولی به عنوان ورودی نرم‌افزار چهار مسیر اویلر به طریقی که در جداول (۱) تا (۴) دیده می‌شود به دست می‌آید.


شکل (۷) پیاده‌سازی تابع منطقی را نشان می‌دهد. جدول (۱) خروجی نرم‌افزار است که توسط این اطلاعات

```

Find_Eulerian_Path(t)
Begin
n:=count_odd_nodes(t);
If ( n = 2) then
Begin
while (n>0) do
begin
s := an_unmarked_node(t);
mark_odd_node(s);
n := n-1
i := 1
current := s;
repeat
path_list(i).node := current;
link_to_next := an_unmarked_link(t, current);
mark_link(link_to_next);
current := next_node_of_current(t,current,link_to_next);
while (current is a dead_end) and (path is not complete) and (current ≠ s) do
begin
unmark_all_links_connected_to(current, t);
current := path_list(i).node;
if (there exists unmarked link connected to current) then
begin
link_to_next := an_unmarked_link(t, current);
mark_link(link_to_next);
current := next_node_of_current(t, current, link_to_next);
end;
else
begin
i := i-1
end;
end;
i := i+1;
path_list(i).link := link_to_next;
until (current = s) or (path is complete);
if (path is complete) then
print (path_list);
n := -1;
end;
end;
end;

```

شكل ٥-جزئيات تابع (٤) Find-Eulerian-Path (t)



$$F = \overline{(A+B)(D+E)}$$

$\circ =$ تعداد گرهای فرد


$\bullet =$ گره شروع

مسیر ناموفق (به علت توقف در \bullet): $\circ C \bullet D \bullet E \bullet$

مسیر ناموفق (به علت عدم ادامه مسیر): $\circ C \bullet$

مسیر اویلر: $\circ AB \circ C \bullet E D \bullet$

(این مسیر برای گراف دوگان هم صادق است.)




$$F = \overline{(A+B+C)D+E}$$

$\circ =$ تعداد گرهای فرد

$\bullet =$ گره شروع

مسیر اویلر: $\circ AB C \circ D \bullet E \circ 1$

(این مسیر برای گراف دوگان هم صادق است.)



$$F = \overline{(A+B)(HG+CD)(E+F)}$$

$\circ =$ تعداد گرهای فرد

$\bullet =$ گره شروع

مسیر ناموفق (به علت توقف در \bullet): $\circ AB \circ 1$

تغییر گره شروع:

مسیر ناموفق (توقف در \bullet): $\circ AB \circ C \circ D \bullet G \bullet H \circ$

مسیر ناموفق (به علت عدم انتخاب جدید):

$\circ AB \circ C \circ D \bullet G \bullet H$


مسیر اویلر: $\circ AB \circ C \circ D \bullet G \bullet H \circ$

(این مسیر برای گراف دوگان هم صادق است)

شکل ۶- اجرای سه مثال با استفاده از الگوریتم پیشنهادی

جدول ۱- اعلام مسیر اویلر توسط خروجی نرمافزار برای تابع $\bar{X} = A(B + C + D)(E + F) + GH + IJ$

ورودیهای مدار (مسیر اویلر)											اتصال به تغذیه و خروجی	
G	H	F	E	I	J	A	D	C	B	U		
4	4	5	3	1	1	3	7	6	3	1	اتصالات PULLUP	
2	2	4	5	3	3	4	4	7	6	2		
1'	2'	3'	3'	5'	5'	1'	4'	4'	4'	3	اتصالات PULLDOWN	
2'	3'	2'	4'	1'	1'	6'	6'	6'	6'	1		



شکل ۷- پیاده‌سازی تابع منطقی $\bar{X} = A(B + C + D)(E + F) + GH + IJ$

ترانزیستور که در جدول، مجاور هم هستند چه در pd و چه در pu، حداقل یک گره مشترک وجود داشته باشد. این بدان معنی است که ناحیه نفوذ بین دو ترانزیستور مجاور پیوسته است. اگر گره مشترکی بین دو ورودی که در جدول در مجاورت هم نیستند وجود داشته باشد باید با اتصال فلز آن دو ترانزیستور را به هم متصل کرد. این وضعیت برای درین ترانزیستورهای G و J در ناحیه pd دیده می‌شود که در گره 1' مشترک هستند. حال اگر دو ورودی مجاور دارای دو گره مشترک باشند به این معنی است که دو ترانزیستور موازی هستند. این وضعیت برای متعلق به pd و دو ردیف بعد گرههای pu را مشخص می‌کرد. به این ترتیب گرههای دو طرف ورودی G در pu گرههای 4 و است و در pd گرههای 1' و 2' است. به این ترتیب سورس و درین دو ترانزیستور NMOS و PMOS که گیت آنها توسط سیگنال G تحریک می‌شود شماره گذاری شدند. البته باید توجه کرد که شماره گذاری گرهها در pd و pu مستقل از هم است به همین دلیل شماره گرههای ناحیه نفوذ n یعنی pd را با پریسم (پلی) کردند.

چنانچه مسیر اویلر پیوسته‌ای وجود داشته باید بین دو

جدول ۲ - همبندی شماره ۲ برای تابع $\bar{X} = A(B+C+D)(E+F) + GH + IJ$

ورودیهای مدار (مسیر اویلر)												اتصال به تغذیه و خروجی	
A	B	C	D	G	H	F	E	I	J	u			
3	3	6	7	4	4	5	3	1	1	1	اتصالات PULLUP		
4	6	7	4	2	2	4	5	3	3	2			
1'	2'	2'	2'	3'	4'	5'	5'	5'	6'	5	اتصالات PULLDOWN		
2'	3'	3'	3'	4'	5'	1'	1'	6'	3'	3			

جدول ۳ - همبندی شماره ۳ برای تابع $\bar{X} = A(B+C+D)(E+F) + GH + IJ$

ورودیهای مدار (مسیر اویلر)												اتصال به تغذیه و خروجی	
G	H	F	E	I	J	B	C	D	A	U			
4	4	5'	3	1	1	3	6	7	3	1	اتصالات PULLUP		
2	2	4	5	3	3	6	7	4	4	2			
1'	2'	3'	3'	3'	5'	1'	1'	1'	4'	3	اتصالات PULLDOWN		
2'	3'	4'	4'	5'	1'	6'	6'	6'	6'	1			

جدول ۴ - همبندی شماره ۴ برای تابع $\bar{X} = A(B+C+D)(E+F) + GH + IJ$

ورودیهای مدار (مسیر اویلر)												اتصال به تغذیه و خروجی	
D	C	B	A	G	H	F	E	I	J	U			
7	6	3	3	4	4	5	3	1	1	1	اتصالات PULLUP		
4	7	3	4	2	2	4	5	3	3	2			
1'	1'	1'	2'	3'	4'	5'	5'	5'	6'	5	اتصالات PULLDOWN		
2'	2'	2'	3'	4'	5'	1'	1'	6'	3'	3			

جانبی‌اند. با جا به جا کردن گره تغذیه و خروجی تغییری در مسیر اویلر داده نمی‌شود ولی تأثیرات زیادی روی سرعت مدار می‌تواند ایجاد شود. نرم افزار گره‌ای را به عنوان خروجی اعلام می‌کند که تعداد اتصالات کمتری به ناحیه نفوذ دارد.

جدول (۱) محل اتصال ناحیه نفوذ به تغذیه و خروجی را

۵-نتیجه‌گیری

همان‌گونه که مشاهده می‌شود، در این مقاله، کاستیهای

ترانزیستورهای I و J در ناحیه pu وجود دارد که هر دو دارای گره‌های 1 و 3 هستند.

جدول (۱) محل اتصال ناحیه نفوذ به تغذیه و خروجی را

نیز نمایش می‌دهد. ستون یازدهم جدول این مثال در زیر حرف

له برای ناحیه pu، اتصال به خط تغذیه را گره 2 و اتصال به خروجی را گره 1 معرفی کرده است. این اتصالات در ناحیه pd گره‌های 3 و 1 هستند. واضح است که این گرهها قابل جا به

بود که این محدودیت صرفاً در پیاده سازی نرم افزار اعمال شد. از جانب الگوریتم هیچ محدودیتی از نظر تعداد متغیرها وجود ندارد. از خروجی نرم افزار می توان اتصالات فلزی مورد نظر در جانمایی را نیز استخراج کرد. این اطلاعات برای رسم نقشه ماسکها به صورت خودکار قابل استفاده است.

از الگوریتم حاضر برای یافتن مسیر اویلر روی هر گراف بدون جهت نیز می توان استفاده کرد و کارایی آن محدود به جانمایی VLSI نیست.

الگوریتم پیاده سازی شده تمام مسیرهای اویلر ممکن را تولید می کند به این ترتیب غیر از قابلیت انتخاب مسیری با کمترین تعداد اتصالات خروجی، مسیری را می توان انتخاب کرد که با سلوهای دیگر تراشه از نظر ترتیب ورودیها دارای سازگاری بیشتری باشد.

روش آهارا مشخص شد. عملده ترین این کاستی ها قادر نبودن الگوریتم در یافتن مسیر در مواردی است که مسیر وجود دارد. الگوریتمهای زیادی براساس روش آهارا در مقالات ارائه شده که در هیچ کدام این کاستیها رفع نشده است. در این مقاله بعد از رفع اشکالات، الگوریتمی ارائه شد که برای هرتابع منطقی ترکیبی چنانچه مسیر اویلری وجود داشته باشد، مسیر پیوسته ای را ارائه می دهد. در صورت عدم وجود مسیر مذکور، بهترین جانمایی محتمل را با ناپیوستگی در ناحیه نفوذ، ایجاد می کند. برخلاف روشی که در [۱۲] ارائه شده است و فقط هفتاد درصد موقع به جواب می رسد، الگوریتم حاضر برای تمام سیصد تابع آزمایشی جواب صحیح را تولید کرد. توابع آزمایشی همگی به صورت تصادفی با پیچیدگیهای مختلف تولید شده اند. حداقل تعداد متغیرهای هر تابع ۲۸ (تعداد حروف بزرگ لاتین)

واژه نامه

- | | |
|--------------------------------|-----------------------|
| 1. layout generation | 7. basic grid size |
| 2. standard cell | 8. noise immunity |
| 3. logic synthesis | 9. Eulerian path |
| 4. technology mapping | 10. dual independence |
| 5. global and detailed routing | 11. Hopfield |
| 6. compaction | 12. pseudo input |

- | |
|---------------------------------|
| 13. minimal interlace algorithm |
| 14. Pull down |
| 15. pull up |
| 16. contacts |

مراجع

- Chi Yi Hwang, Yung Ching Hsieh, Youn-Long Lin, and Yu-Chin Hsu , "An Efficient Layout Style for Two-Metal CMOS Leaf Cells and its Automatic Synthesis," *IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems* , Vol. 12, No. 3 , pp. 410-424, March 1993.
- Wolf, W. *Modern VLSI Design: A System Approach*, Prentice-Hall, 1994.
- Uehara, T. and Van, W. M. Cleempot, "Optimal Layout of Functional Arrays," *IEEE Transaction On Computers*, Vol. C-30 No. 5, pp. 305-314, May 1981.
- Maziasz, R.L. and Hayes, J. P. "Layout Optimization of Static CMOS Functional Cells," *IEEE Trans. Computer-Aided Design of Integrated Circuits and Systems*, Vol. 9, No. 7, PP. 708-719, July, 1990.
- Wimer, S. and I. Koren "Analysis of Strategies for Constructive General Block Placement" *IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems*, Vol. 7, No. 3, pp. 371 -377, March 1988.
- Bar-Yehuda, R., Feldman, J. A., Pinter, R. Y. and Wimer, S. "Depth First Search and Dynamic Programming Algorithm for Efficient CMOS Cell Generation," *IEEE Trans. on Computer-Aided Design of Integrated Circuits and Systems*, Vol. 8, No. 7, PP. 737-743, July 1989.
- Tong Li; Ramaswamy, and S., Rosenbaum, E., Sung-Mo Kang, "Circuit-Level Simulation and Layout Optimization for Deep Submicron EOS/ESD Output Protection Device," *Proceedings of the IEEE Custom Integrated Circuits Conference*, pp. 159-162, 1997.
- Hwang, C.Y., and Hsieh, Y.C., and Hsu, Y.C., "A Fast Transistor-Chaining Algorithm for CMOS Cell Layout," *IEEE Trans. on Computer-Aided Design of Integrated Circuits and Systems*, Vol. 11, No. 1, pp. 10-17, January 1992.

- of Integrated Circuits and Systems*, Vol. 9, No. 7, PP. 781-786, July 1990.
9. Shibaiani, S., Sadakane, T., Nakao, H., Terai, M., and Okazaki, K., "A CMOS Cell Generation System for Two-Dimensional Transistor Placement," *Proceedings of the IEEE Custom Integrated Circuits Conference*, pp 325-328, 1998.
10. Carlson, B.S., Chen, C.Y.R., and Singh, U., "Optimal Cell Generation for Dual Independent Layout," *Transaction on Computer-Aided Design of Integrated Circuits and Systems*, Vol. 10, No. 6, pp. 770-782, June 1991.
11. Kaneko, M., and Tian, J., "Concurrent Cell Generation and Mapping for CMOS Logic Circuits," *Proceedings of the Asia and South Pacific Design Automation Conf.*, PP. 247, 252, 1997.
۱۲. سماوی، ش. و ترکیان، الف. "ارائه یک تابع انرژی جدید برای یافتن مسیر اویلر در طراحی مدارهای منطقی CMOS"، مجموعه مقالات هشتمین کنفرانس مهندسی برق، جلد اول، ص ۱۹۷-۱۹۰، ۱۳۷۹.